Ahuja Compensation

一句话定位

把 CC 的另一端从"输出"改接到 cascode/current-buffer 的低阻节点:补偿电流经低阻节点"缓冲"后不再直接前馈到输出,于是 RHP 零点被消除——不需要 Rz,也没有 Rz 的噪声与 PVT 问题。高速 two-stage OTA 的首选补偿。

何时选它 / 何时放弃

  • ✅ GBW 高到 RHP 零点已经威胁 PM(带 Rz 的 01-Classical Miller 撑不住)
  • ✅ 不想引入 Rz:面积、电阻噪声、PVT 下 Rz≠1/gm6 的敏感环节都省掉
  • ✅ 第二级需要很大 gm6 的场景——Classical Miller 里 gm6 越大 RHP 零点越近,Ahuja 没有这个限制
  • ❌ 极低功耗 → 多一条缓冲支路,要算功耗账
  • ❌ 没有完整小信号建模能力、想靠手算拿准 PM → Classical Miller + Rz 反而更干净

电路结构

图 A020019:≈ PMOS 输入 cascode 第一级 + 共源第二级;CC 的一端接第一级高阻输出,另一端接到 cascode/current-buffer 的低阻节点,而不是直接跨到输出(ADT 原始图,识别见 ADT SVG 图索引)。

信号路径一句话:第一级与 Classical Miller 相同,区别只在补偿网络——补偿电流的路径从"高阻节点 ──CC── 输出"变成:

第一级高阻节点 ──CC── (缓冲管低阻端,≈1/gm) ── 搬运到输出/第二级

补偿电流先流入一个低阻节点,再由 common-gate 类缓冲管"搬运"到输出。前馈通路被切断 → pole splitting 照常工作,RHP 零点却不再出现。

读图三要点(拿到任何一张带复杂补偿网络的 two-stage 图,按顺序看):

  1. CC 两端接在哪? 是否有一端落在低阻节点(某管的源端、镜像输出点),而不是直接跨两个高阻节点;
  2. 补偿电流有没有经过 common-gate / current-buffer 器件? 沿 CC 路径走一遍,看中间是否插入了以搬运电流为目的的管子;
  3. RHP 零点是否被消除? 用 AC 仿真看高频相位——不再被零点明显拖累,说明补偿路径确实是 current-buffer 型。

变体速览

变体 图号 一句话区别
NMOS 输入 cascode A020020 与 A020019 对偶:NMOS 输入,CC 经 cascode 低阻节点回送
Folded 第一级 A020021/A020024/A020025/A020026 Folded-Cascode 第一级,CC 回送点不同(右侧/上侧/下侧低阻节点),是不同教材的常见取点
cascode/current-mirror 第一级 A020022/A020023 CC 明确接 M2b 源侧低阻节点,第二级由 M5/M6 构成;A020023 为对偶版本

核心设计公式(设计时直接查)

记号约定:gm1 输入管跨导,gm6 第二级驱动管跨导,gm,buf 电流缓冲管(典型 common-gate)跨导;CL 输出端总电容,CC 补偿电容,Cpar 缓冲低阻节点寄生电容。

指标 公式 说明
DC 增益 A0=gm1(ro1|ro3)⋅gm6(ro6|ro7) 与 Classical Miller 相同:补偿网络在低频是开路,不改增益
GBW GBW=gm12πCC 同 Miller,除以 CC 不是 CL;GBW 仍由第一级 gm 定
第二非主极点 ωp2=gm6CL 输出节点极点;同样要求 ωp2≥2.2×GBW 保 PM≈60°
RHP 零点 消除 补偿电流经低阻节点"缓冲"后不再前馈到输出;不要 Rz、没有 Rz 的噪声与 PVT 问题;残余高频零点落在 LHP,相位只赚不亏
电流缓冲输入阻抗 rin,buf≈1gm,buf CC 接的"低阻节点"就是缓冲管源端,阻抗 ≈ 1/gm;缓冲管 gm 不够大,节点就不够"低"
缓冲节点寄生极点 ωbuf≈gm,bufCpar 该节点带宽必须远高于 GBW(经验 5–10×ωu),否则补偿失效且 PM 恶化
CC 取值 与 Classical Miller 同量级:CC≈CL/3∼CL 起步,按 PM 扫定 补偿机理相同(pole splitting),只是零点处理方式不同
额外功耗 ΔP≈VDD⋅Ibuf 多一条缓冲支路与其偏置电流,低功耗设计先算账

设计流程:从规格到 W/L

  1. 定 CC 与 gm1:同 Miller——CC 按 CL/3 起步、按 PM 扫定;gm1=2πGBWCC。
  2. 定 gm6:ωp2=gm6/CL≥2.2×GBW → gm6≥2.2⋅2πGBW⋅CL。没有 RHP 零点的牵制,gm6 可以放心做大——这正是它比 Classical Miller 快的原因。
  3. 设计缓冲管:估出缓冲源端节点寄生 Cpar,取 gm,buf 满足 ωbuf=gm,buf/Cpar≥5–10×ωu;gm,buf 由支路电流 ×(gm/ID)实现。
  4. 缓冲支路摆幅检查:大信号时 CC 电流与信号电流都流过缓冲管,源端节点要有足够电压余量,缓冲管不能进三极管区。
  5. gm/ID 定尺寸:输入级/第二级同 01-Classical Miller 流程;缓冲管取中等 gm/ID(速度与功耗折中),见 gmid方法。
  6. 仿真闭环:STB 看 PM——重点检查 ωu 附近是否残留零点痕迹、缓冲节点极点的位置;transient 看 slew/settling(CC 接低阻节点后大信号行为与 Miller 不同,必须实测);PVT/corner 全扫,敏感点在缓冲管偏置电流。
设计速算示例

规格:GBW = 200 MHz、CL = 1 pF、PM ≈ 60°

  1. CC 取 CL/3≈0.35pF;gm1=2π×200M×0.35p≈0.44mS
  2. gm6≥2.2×2π×200M×1p≈2.76mS,取 3 mS(Classical Miller 里这个量级的 gm6 会把零点拉到 ωu 附近,这里不受限)
  3. 缓冲管:设 Cpar≈0.1pF,要求 ωbuf≥5ωu → gm,buf≥5×(2π×200M)×0.1p≈0.63mS,取 1 mS(支路电流 ≈ 100 µA 量级)
  4. 第一级尾电流按 slew/功耗预算给;各管 gm/ID 查曲线
  5. 仿真:STB 确认 PM 与缓冲节点极点位置,PVT 扫缓冲偏置电流

注意事项 / 常见坑

  1. 缓冲支路带宽必须 ≫ GBW:低阻节点自带寄生电容,形成 ωbuf≈gm,buf/Cpar;若它贴近 GBW,缓冲失效、补偿变成"没补偿",PM 直接崩。加缓冲管 gm(电流)或减节点寄生(layout)。
  2. CC 接低阻节点的额外支路功耗:补偿支路必须始终导通,多一份偏置电流;而且缓冲管要够强节点才够"低"——两个需求叠加,低功耗场景要先算账。
  3. 缓冲器要有足够摆幅:大信号时 CC 电流与输出电流都流过缓冲管;源端节点电压余量不足时缓冲管进三极管区,补偿路径失真,大信号 settling 变差。
  4. ≈ 标记的含义:A020019–A020026 的拓扑家族可以确定(共同判据:CC 落在 cascode/current-buffer 低阻节点),但各变体的正式命名随教材/论文而异——查文献、与人讨论时先对齐定义,别拿图号当标准名。
  5. CC 两端别接反:一端必须落在第一级高阻输出节点(靠它做 pole splitting),另一端进缓冲低阻节点;接反则补偿失效、低频增益也变。
  6. 手算近似精度下降:没有"CC 直接跨接高阻节点"那么干净的经典模型,极点/零点位置更依赖仿真;把 AC 仿真结果与预期对照着记录,别凭感觉调参。

优点 / 缺点

优点 缺点
RHP 零点消除,PM 不吃亏,GBW 上限更高 多一条缓冲支路:额外器件与偏置电流
没有 Rz:无电阻噪声,也没有 PVT 下消零失效的环节 缓冲节点带来新寄生极点,设计不当反成 GBW 瓶颈
gm6 可以放心做大,不受零点牵制 补偿路径等效更复杂,手算变难、更依赖仿真
补偿电流与输出驱动电流解耦,设计自由度大 变体命名混乱,交流时先对齐定义
与任何第一级(cascode/folded/current-mirror)都能组合 低功耗场景下缓冲支路电流是硬开销

与邻近结构对比

对比项 Classical Miller(无 Rz) Classical Miller + Rz Ahuja / current-buffer
RHP 零点 有(≈ gm6/CC) 可推远/移 LHP 消除
需要 Rz 否 是 否
速度上限 低(零点吃 PM) 中(受 Rz PVT 限制) 高
额外器件 无 一个电阻 buffer 管 + 偏置
额外功耗 最低 低 中(缓冲支路)
设计复杂度 低 中 中高(靠仿真收敛)

一句话取舍:Classical Miller 用"电容跨高阻节点"做补偿,前馈是副作用;Ahuja 用"多一条缓冲支路"把前馈切断——拿一份功耗与复杂度,换掉 Rz 及其所有麻烦。

相关笔记